

**GigaDevice Semiconductor Inc.**

**GD32E23x 系列硬件开发指南**

**应用笔记**

**AN074**

1.3 版本

(2024 年 12 月)

# 目录

目录.....	2
图索引.....	3
表索引.....	4
<b>1. 前言.....</b>	<b>5</b>
<b>2. 硬件设计.....</b>	<b>6</b>
<b>2.1. 电源.....</b>	<b>6</b>
2.1.1. 备份域.....	6
2.1.2. V <sub>DD</sub> /V <sub>DDA</sub> 电源域.....	6
2.1.3. V <sub>REF</sub> 电源.....	7
2.1.4. 供电设计.....	7
<b>2.2. 电源检测及复位.....</b>	<b>9</b>
2.2.1. LVD.....	10
2.2.2. POR / PDR.....	10
2.2.3. NRST 引脚.....	11
<b>2.3. 时钟.....</b>	<b>12</b>
2.3.1. 外部高速晶体振荡时钟 (HXTAL).....	14
2.3.2. 外部低速晶体振荡时钟 (LXTAL).....	15
2.3.3. 时钟输出能力 (CKOUT).....	15
2.3.4. HXTAL 时钟监视器 (CKM).....	16
<b>2.4. 启动配置.....</b>	<b>16</b>
<b>2.5. 典型外设模块.....</b>	<b>17</b>
2.5.1. GPIO 电路.....	17
2.5.2. ADC 电路.....	18
2.5.3. Standby 模式唤醒电路.....	19
<b>2.6. 下载调试电路.....</b>	<b>19</b>
<b>2.7. 参考原理图设计.....</b>	<b>21</b>
<b>3. PCB Layout 设计.....</b>	<b>23</b>
<b>3.1. 电源去耦电容.....</b>	<b>23</b>
<b>3.2. 时钟电路.....</b>	<b>23</b>
<b>3.3. 复位电路.....</b>	<b>24</b>
<b>4. 封装说明.....</b>	<b>25</b>
<b>5. 版本历史.....</b>	<b>26</b>

# 图索引

图 2-1. GD32E23x 系列电源域概览 .....	6
图 2-2. GD32E230xx / GD32E235xx 系列推荐供电设计 .....	8
图 2-3. GD32E232xx 系列推荐供电设计 .....	9
图 2-4. RCU_RSTSCK 寄存器 .....	9
图 2-5. 系统复位电路 .....	10
图 2-6. LVD 阈值波形图 .....	10
图 2-7. 上电/掉电复位波形图 .....	11
图 2-8. 推荐外部复位电路 .....	11
图 2-9. NRST 引脚上下电 MOS 管脉冲示意图 .....	12
图 2-10. GD32E230xx / GD32E235xx 系列时钟树 .....	13
图 2-11. GD32E232xx 系列时钟树 .....	13
图 2-12. HXTAL 外部晶体电路 .....	14
图 2-13. HXTAL 外部时钟电路 .....	14
图 2-14. LXTAL 外部晶体电路 .....	15
图 2-15. LXTAL 外部时钟电路 .....	15
图 2-16. 推荐 BOOT0 电路设计 .....	17
图 2-17. 标准 IO 的基本结构 .....	17
图 2-18. ADC 采集电路设计 .....	18
图 2-19. 推荐 Standby 外部唤醒引脚电路设计 .....	19
图 2-20. 推荐 SWD 接线参考设计 .....	20
图 2-21. GD32E230xx / GD32E235xx 推荐参考原理图设计 .....	21
图 2-22. GD32E232xx 推荐参考原理图设计 .....	22
图 3-1. 推荐电源引脚去耦 Layout 设计 .....	23
图 3-2. 推荐时钟引脚 Layout 设计（无源晶体） .....	24
图 3-3. 推荐 NRST 走线 Layout 设计 .....	24

## 表索引

表 1-1. 适用产品 .....	5
表 2-1. CKOUT0SEL[2:0]控制位 .....	16
表 2-2. BOOT 模式 .....	16
表 2-3. $f_{ADC}=28\text{MHz}$ 采样周期与外部输入阻抗关系 .....	18
表 2-4. SWD 下载调试接口分配 .....	19
表 4-1. 封装型号说明 .....	25
表 5-1. 版本历史 .....	26

## 1. 前言

本文是专为基于Arm® Cortex®-M23架构的32位通用MCU GD32E23x系列开发者提供的，对GD32E23x系列产品硬件开发做了总体介绍，如电源、复位、时钟、启动模式的设置及下载调试等。该应用笔记的目的是让开发者快速上手使用GD32E23x系列产品，并快速进行产品硬件开发使用，节约研读手册的时间，加快产品开发进度。

本应用开发指南总共分为七部分来讲述：

1. 电源，主要介绍GD32E23x系列电源管理、供电及复位功能的设计；
2. 时钟，主要介绍GD32E23x系列高、低速时钟的功能设计；
3. 启动配置，主要介绍GD32E23x系列BOOT配置及设计；
4. 典型外设模块，主要介绍GD32E23x系列主要功能模块硬件设计；
5. 下载调试电路，主要介绍GD32E23x系列推荐典型下载调试电路；
6. 参考电路及PCB Layout设计，主要介绍GD32E23x系列硬件电路设计及PCB Layout设计注意事项；
7. 封装说明，主要介绍GD32E23x系列所包含的封装形式及命名。

该文档也满足了基于GD32E23x系列产品应用开发中所用到的最小系统硬件资源。

**表 1-1. 适用产品**


类型	型号
MCU	GD32E230xx 系列
	GD32E232xx 系列
	GD32E235xx 系列

## 2. 硬件设计

### 2.1. 电源

GD32E23x系列 $V_{DD}/V_{DDA}$ 工作电压范围为1.8 V ~ 3.6 V。如[图2-1. GD32E23x系列电源域概览](#)所示，GD32E23x系列设备有三个电源域，包括 $V_{DD}/V_{DDA}$ 域，1.2 V域和备份域。 $V_{DD}/V_{DDA}$ 域由电源直接供电，且在 $V_{DD}/V_{DDA}$ 域中嵌入了一个LDO，用来为1.2 V域供电。备份域直接由 $V_{DD}$ 供电，当 $V_{DD}$ 电源关闭时，备份域电源会丢失。

图 2-1. GD32E23x 系列电源域概览



#### 2.1.1. 备份域

备份域供电电压范围为1.8 V ~ 3.6 V。为了确保备份寄存器和RTC正常工作， $V_{DD}$ 电源不可关闭，一旦 $V_{DD}$ 电源关闭后，所有备份域数据及寄存器会复位。

**注意：**GD32E23x系列MCU无VBAT管脚，无法使用RTC及备份域等断电后正常工作功能。

#### 2.1.2. $V_{DD}/V_{DDA}$ 电源域

$V_{DD}/V_{DDA}$ 电源域包括 $V_{DD}$ 域和 $V_{DDA}$ 域两部分。如果 $V_{DDA}$ 不等于 $V_{DD}$ ，要求两者之间的压差不能超过300mV（芯片内部 $V_{DDA}$ 与 $V_{DD}$ 通过背靠背二极管连接）。为避免噪声， $V_{DDA}$ 可通过外部滤波电路连接至 $V_{DD}$ ，相应的 $V_{SSA}$ 通过特定电路（单点接地，通过0Ω电阻或者磁珠等）连接至 $V_{SS}$ 。

为了提高ADC的转换精度，为V<sub>DDA</sub>独立供电可使模拟电路达到更好的特性。其中GD32E232xx在内部集成有专为ADC独立供电的V<sub>REF</sub>引脚（外部供电： $2.4\text{ V} \leq V_{\text{REF}} \leq V_{\text{DDA}}$ ）。

- V<sub>DD</sub>供电范围： $1.8\text{ V} \leq V_{\text{DD}} \leq 3.6\text{ V}$ ；
- 如果不使用ADC功能，V<sub>DDA</sub>供电范围（ $1.8\text{ V} \leq V_{\text{DD}} \leq 3.6\text{ V}$ ）；如果使用ADC功能，V<sub>DDA</sub>供电范围（ $2.4\text{ V} \leq V_{\text{DD}} \leq 3.6\text{ V}$ ）。

**注意：**GD32E232xx系列有V<sub>REF</sub>引脚，V<sub>REF</sub>可内部产生也可以外部提供。

### 2.1.3. V<sub>REF</sub> 电源

为提高ADC/DAC性能，在GD32E232xx系列产品芯片内部集成有一个精密的内部电压参考电路，其为ADC/DAC提供精准基准电压，也可以通过外部供电给V<sub>REF</sub>引脚。内部产生V<sub>REF</sub>典型值：2.5V，可通过SYSCFG\_CFG2寄存器中的V<sub>REF</sub>\_EN位使能输出。如不打开V<sub>REF</sub>\_EN位，V<sub>REF</sub>可以通过外部电源供电或连接到V<sub>DDA</sub>，此时SYSCFG\_CFG2寄存器中的V<sub>REF</sub>\_EN位必须保持0。


推荐V<sub>REF</sub>引脚外部连接10nF+1uF陶瓷电容对地，如条件不允许，至少需连接一个0.1uF陶瓷电容对地。

### 2.1.4. 供电设计

系统需要稳定的电源，开发使用的时候有些重要事项需要注意：

- VDD脚必须外接电容（N\*100nF陶瓷电容+不小于4.7uF钽电容，至少一个VDD需要接不小于4.7uF电容到GND，其他VDD引脚接100nF）；
- VDDA脚必须外接电容（建议10nF+1uF陶瓷电容）；
- GD32E232xx系列的V<sub>REF</sub>可由内部产生也可直连至V<sub>DDA</sub>，GD32E230xx / GD32E235xx系列的V<sub>REF</sub>引脚仅可直连至V<sub>DDA</sub>，V<sub>REF</sub>引脚对地连接10nF+1uF陶瓷电容。

图 2-2. GD32E230xx / GD32E235xx 系列推荐供电设计




**注意:**

1. 所有去耦电容须靠近芯片对应VDD、VDDA引脚放置;
2. 推荐VREF选择由内部产生, 根据客户实际应用情况, 也可由外部提供;
3. 当MCU电源电压不稳定, 或有电压跌落等风险时, 建议将VDD的4.7uF电容调整为不低于10uF的电容;
4. LQFP48/QFN48: VDDA、VREFP内部直连, VSSA、VREFN在内部直连;
5. LQFP32/QFN32: VDDA、VREFP内部直连, VSS、VSSA、VREFN在内部直连;
6. QFN28: VDDA、VREFP内部直连, VSS、VSSA、VREFN在内部直连;
7. TSSOP20: VDDA、VREFP内部直连, VSS、VSSA、VREFN在内部直连;
8. LGA20: VDDA、VREFP内部直连, VSS、VSSA、VREFN在内部直连。



图 2-3. GD32E232xx 系列推荐供电设计



**注意:**

1. 所有去耦电容须靠近芯片对应VDD、VDDA、VREF引脚放置;
2. 推荐VREF选择由内部产生, 根据客户实际应用情况, 也可由外部提供;
3. 当MCU电源电压不稳定, 或有电压跌落等风险时, 建议将VDD的4.7uF电容调整为不低于10uF的电容;
4. QFN32: VSS、VSSA、VREFN在内部直连;
5. QFN24: VSS、VSSA、VREFN在内部直连。

## 2.2. 电源检测及复位

在本节中, 默认VDD与VDDA引脚保持连接, 由同一电源供电。

GD32E23x 系列复位控制包括三种复位: 电源复位、系统复位和备份域复位。电源复位为冷复位, 电源启动时复位除了备份域的所有系统。电源和系统复位的过程中, NRST 会维持一个低电平, 直至复位结束。MCU 无法执行起来时, 可以通过示波器监测 NRST 管脚波形来判断芯片是否有一直发生复位事件。


MCU 复位源可以通过查询寄存器 RCU\_RSTSCK (0x40021024)来判断, 该寄存器只有上电复位才能清除标志位, 所以在使用过程中, 获取到复位源后, 可通过 RSTFC 控制位清除复位标志, 那样发生看门狗复位或其他复位事件时, 才能较准确在 RCU\_RSTSCK 寄存器中体现出来:

图 2-4. RCU\_RSTSCK 寄存器

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LP	WWDGT	FWDGT	SW	POR	EP	保留	RSTFC	V11	保留						
RSTF	RSTF	RSTF	RSTF	RSTF	RSTF		r/w	r							
r	r	r	r	r	r										
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留													IRC32K	IRC32K	
													STB	EN	
													r	r/w	

MCU内部集成有上电/掉电复位电路, 当产生复位时, 系统复位脉冲发生器保证每一个复位源(外部或内部)都能有至少20µs的低电平脉冲延时。为防止误触发复位, NRST管脚建议放置一个电容(典型值为100nF)。

图 2-5. 系统复位电路




### 2.2.1. LVD

LVD 的功能是检测  $V_{DD}/V_{DDA}$  供电电压是否低于低电压检测阈值，该阈值由电源控制寄存器 (PMU\_CTL) 中的 LVDT[2:0] 位进行配置。LVD 通过 LVDEN 置位使能，位于电源状态寄存器 (PMU\_CS) 中的 LVDF 位表示  $V_{DD}/V_{DDA}$  高于或低于 LVD 阈值电压事件是否出现，该事件连接至 EXTI 的第 16 线，用户可以通过配置 EXTI 的第 16 线产生相应的中断。[图 2-6. LVD 阈值波形图](#)显示了  $V_{DD}/V_{DDA}$  供电电压和 LVD 输出信号的关系。(LVD 中断信号依赖于 EXTI 第 16 线的上升或下降沿配置)。迟滞电压  $V_{hyst}$  值为 100mV。

LVD 应用场合：当 MCU 电源受到外部干扰时，如发生电压跌落，我们可通过 LVD 设置低电压检测阈值（该阈值大于 PDR 值），一旦跌落到该阈值，LVD 中断被打开，可在中断函数里设置软复位等操作，避免 MCU 发生其他异常。


图 2-6. LVD 阈值波形图



### 2.2.2. POR / PDR

芯片内部集成 POR/ PDR（上电/掉电复位）电路，用于检测  $V_{DD}/V_{DDA}$  并在电压低于特定阈值时产生电源复位信号复位除备份域之外的整个芯片。 $V_{POR}$  表示上电复位的阈值电压，典型值约为 1.71 V， $V_{PDR}$  表示掉电复位的阈值电压，典型值约为 1.67 V。迟滞电压  $V_{hyst}$  值约为 40mV。


图 2-7. 上电/掉电复位波形图



### 2.2.3. NRST 引脚

对于MCU的NRST引脚,为防止误触发复位, NRST管脚建议放置一个电容(典型值为100 nF)。

图 2-8. 推荐外部复位电路




#### 注意:

1. 内部上拉电阻 $R_{PU} = 40k\Omega$ , 建议接外部上拉电阻 $10k\Omega$ , 以使得电压干扰不会导致芯片工作异常;
2. 若考虑静电等影响, 可在NRST管脚处放置ESD保护二极管;
3. 尽管MCU内部有硬件POR电路, 仍推荐外部加NRST复位阻容电路;
4. 如果MCU启动异常(由于电压波动等), 可适当增加NRST对地电容值, 拉长MCU复位完成时间, 避开上电异常时序区。

因MOS管门限电压特性, 在芯片上下电过程中, 当 $V_{DD} / V_{DDA} < 0.7V$ 时, 芯片内部下拉MOS管不会将NRST引脚拉低。即, 在芯片上下电过程中, 在 $V_{DD} / V_{DDA} \approx 0.7V$ 时, 会出现一个微小脉冲, 该脉冲不影响芯片正常工作, 其示意如[图2-9. NRST引脚上下电MOS管脉冲示意图](#)中红色脉冲所示。

图 2-9. NRST 引脚上下电 MOS 管脉冲示意图



因充电和放电速度差异，下降沿的脉冲持续时间比上升沿长一些，二者持续时间都是ms级。

### 2.3. 时钟

GD32E23x系列内部有完备的时钟系统，可以根据不同的应用场合，选择合适的时钟源，时钟主要特征：

- 4-32 MHz外部高速晶体振荡器（HXTAL）
- 8 MHz内部高速RC振荡器（IRC8M）
- 28 MHz内部高速RC振荡器（IRC28M）
- 32.768 kHz外部低速晶体振荡器（LXTAL）
- 40 kHz内部低速RC振荡器（IRC40K）
- PLL时钟源可选HXTAL或IRC8M
- HXTAL时钟可监控

图 2-10. GD32E230xx / GD32E235xx 系列时钟树





图 2-11. GD32E232xx 系列时钟树



### 2.3.1. 外部高速晶体振荡时钟（HXTAL）

4-32MHz外部高速晶体振荡器（无源晶体）可为系统提供精准的主时钟。该特定频率的晶体必须靠近HXTAL引脚放置，和晶体连接的外部电阻和匹配电容必须根据所选择的振荡器参数来调整。HXTAL还可以使用旁路输入的模式来输入时钟源（1-50MHz有源晶振等）。旁路输入时，信号接至OSC\_IN，OSC\_OUT保持悬空状态，软件上需要打开HXTAL的Bypass功能（使能RCU\_CTL里的HXTALBPS位）。

图 2-12. HXTAL 外部晶体电路





图 2-13. HXTAL 外部时钟电路



#### 注意：

1. 使用旁路输入时，信号从OSC\_IN输入，OSC\_OUT保持悬空状态；
2. 关于外部匹配电容大小可参考公式： $C_1 = C_2 = 2 * (C_{LOAD} - C_S)$ ，其中 $C_S$ 为PCB和MCU引脚的杂散电容，典型值为10pF。推荐选用外部高速晶体时，尽量选择晶体负载电容在20pF左右的，这样外部所接匹配电容 $C_1$ 和 $C_2$ 电容值为20pF即可，且PCB Layout时尽可能近地靠近晶振引脚；
3.  $C_S$ 为PCB板走线及IC pin上的寄生电容，当晶体离MCU越近， $C_S$ 越小，反之越大。所以，在实际应用中，当晶体离MCU较远导致晶体工作异常时，可适当减小外部匹配电容；
4. 使用外部高速晶体时，建议在晶体两端并联1MΩ电阻，以使得晶体更容易起振；
5. 精度：外部有源晶振 > 外部无源晶体 > 内部IRC8M；
6. 正常使用有源晶振，会打开Bypass，此时要求高电平不低于0.7V<sub>DD</sub>，低电平不大于0.3V<sub>DD</sub>；
7. 谐振器与MCU时钟引脚连接的走线可能会应为PCB布局布线的空间限制导致连接到OSC\_OUT和OSC\_IN两个引脚的走线长度不一致。这会使两条PCB走线引入的杂散电容不一致，从而导致谐振器两边的负载电容在取值时不能相等，需要存在差值以匹配实际的PCB板。对于这种情况建议联系谐振器厂家测算实际的数值。

### 2.3.2. 外部低速晶体振荡时钟（LXTAL）

LXTAL晶体是一个32.768 kHz的低速外部晶体（无源晶体），能够为RTC提供一个低功耗且高精度的时钟源（48脚以下封装型号没有LXTAL引脚）。MCU的RTC模块相当于一个计数器，精度会受到晶体性能、匹配电容以及PCB材质等影响，如果想要获取到较好精度，在电路设计时，建议将PC13接至定时器输入捕获管脚，通过TIMER来对LXTAL进行校准，根据校准情况设定RTC的分频寄存器。LXTAL也可以支持旁路时钟输入（有源晶振等），可以通过配置RCU\_BDCTL里面的LXTALBPS位来使能。

图 2-14. LXTAL 外部晶体电路





图 2-15. LXTAL 外部时钟电路



#### 注意：

1. 使用旁路输入时，信号从OSC32\_IN输入，OSC32\_OUT保持悬空状态；
2. 关于外部匹配电容大小可参考公式： $C_1 = C_2 = 2 * (C_{LOAD} - C_S)$ ，其中  $C_S$  为 PCB 和 MCU 引脚的杂散电容，经验值在 2pF-7pF 之间，建议以 5pF 为参考值计算。推荐选用外部晶体时，尽量选择晶体负载电容在 10pF 左右的，这样外部所接匹配电容  $C_1$  和  $C_2$  电容值为 10pF 即可，且 PCB Layout 时尽可能近地靠近晶振引脚；
3. MCU可以设置LXTAL的驱动能力，若实际调试过程中，发现外部低速晶体难以起振，可尝试将LXTAL的驱动能力调整为高驱动能力；
4. 谐振器与MCU时钟引脚连接的走线可能会应为PCB布局布线的空间限制导致连接到MCU两个晶振引脚的走线长度不一致。这会使两条PCB走线引入的杂散电容不一致，从而导致谐振器两边的负载电容在取值时不能相等，需要存在差值以匹配实际的PCB板。对于这种情况建议联系谐振器厂家测算实际的数值。

### 2.3.3. 时钟输出能力（CKOUT）

GD32E23x系列MCU可输出从32 kHz到72 MHz的时钟，可以通过配置时钟寄存器RCU\_CFG0的CKOUT0SEL[2:0]位选择不同的时钟信号输出，相应的GPIO引脚PA8/PA9需要配置为复用

功能来输出被选择的信号。

表 2-1. CKOUT0SEL[2:0]控制位

CKOUTSEL[2:0]	时钟源
000	无时钟
001	CK_IRC28M
010	CK_IRC40K
011	CK_LXTAL
100	CK_SYS
101	CK_IRC8M
110	CK_HXTAL
111	CK_PLL 或 CK_PLL/2

### 2.3.4. HXTAL 时钟监视器 (CKM)

设置时钟控制寄存器RCU\_CTL中的HXTAL时钟监视使能位CKMEN，HXTAL可以使能时钟监视功能。该功能需要在HXTAL启动延迟后使能，在HXTAL停止后禁止。一旦监测到HXTAL故障，HXTAL将自动被禁止，中断寄存器RCU\_INT中的HXTAL时钟阻塞中断标志位CKMIF将被置‘1’，产生HXTAL故障事件。这个故障引发的中断和Cortex®-M23的不可屏蔽中断NMI相连。

**注意：**如果HXTAL被选作系统时钟、PLL或RTC时钟源，HXTAL故障将促使选择IRC8M为系统时钟源，PLL将被自动禁止，RTC的时钟源需要重新配置。

## 2.4. 启动配置

GD32E23x系列提供三种启动方式，可以通过用户选项字节BOOT1\_n位和BOOT0引脚进行选择来确定启动选项。电路设计时，运行用户程序，BOOT0引脚不能悬空，建议通过一个10kΩ电阻到GND；运行System Memory进行程序更新，需要将BOOT0引脚接高，选项字节OB\_USER[4]保持BOOT1\_n为1（此时对应BOOT1位是0），更新完成后，再将BOOT0接低后上电才能运行用户程序；SRAM执行程序多用于调试状态下。


嵌入式的Bootloader存放在系统存储空间，用于对FLASH存储器进行重新编程。在GD32E230xx设备中，Bootloader可以通过USART0（PA9 and PA10）或USART1（PA14 and PA15 or PA2 and PA3）和外界交互。在GD32E232xx设备中，Bootloader可以通过I2C0（PB6 and PB7 for GD32E232Kx or PA9 and PA10 for GD32E232Ex）和外界交互。

表 2-2. BOOT 模式

BOOT 模式	BOOT1	BOOT0
主 FLASH 存储器	X	0
系统存储器	0	1
片上 SRAM	1	1



图 2-16. 推荐 BOOT0 电路设计




注意：MCU运行后，如果改变BOOT状态，须系统复位后才可生效。

## 2.5. 典型外设模块

### 2.5.1. GPIO 电路

GD32E230xx最多可支持39个通用I/O引脚（GPIO），分别为PA0~PA15，PB0~PB15，PC13~PC15，PF0~PF1，PF6~PF7；GD32E232xx最多可支持28个通用I/O引脚（GPIO），分别为PA0~PA15，PB0~PB9，PF0~PF1。每个引脚都可以通过寄存器独立配置，GPIO口的基本结构详见下图：

图 2-17. 标准 IO 的基本结构



注意：

1. IO口分为5V耐受和非5V耐受，使用时注意区分IO口耐压情况，详见Datasheet；
2. 5V耐受的IO口直接5V时，建议IO口配置为开漏模式，外部上拉来工作；
3. IO口上电复位后，默认模式为浮空输入，电平特性不确定，为了获得较一致的功耗，建议所有IO口配置成模拟输入然后再根据应用需求来修改为相应的模式（芯片内部没有引出的

端口也需要配置)；

4. 为提高EMC性能，未使用的IO口引脚建议硬件上拉或者是下拉；
5. PC13、PC14、PC15这三个IO口的驱动能力偏弱，输出电流能力有限（3mA左右），配置为输出模式时，其工作速度不能超过2MHz（最大负载为30pF）；
6. 多组中同一标号PIN仅可配置一个IO口为外部中断，例：PA0、PB0、PC0仅支持三个中的其中一个IO口产生外部中断，不支持三个同为外部中断模式；
7. 非5V耐受IO，外接电压超过 $V_{DD}$ 时，可能会产生灌电流。


## 2.5.2. ADC 电路

GD32E23x内部集成了一个12位的SAR ADC，GD32E230xx有多达12个通道，可测量10个外部和2个内部信号源；GD32E232xx有多达18个通道，可测量16个外部和2个内部信号源。内部信号为温度传感器通道（ADC0\_CH16）和内部参考电压输入通道（ADC0\_CH17）。温度传感器体现的是温度的变化，并不适合测量绝对温度。如果需要测量精确的温度，必须使用一个外置的温度传感器。内部参考电压 $V_{REFINT}$ 提供了一个稳定的电压输出（1.2V）给到ADC，并内部连接至ADC0\_CH17。

如果在使用过程中，ADC采集外部输入电压，若采样数据波动较大，可能是由于电源波动引起的干扰，可通过采样内部 $V_{REFINT}$ 进行校准，反推外部采样电压。

设计ADC电路时，建议在ADC输入管脚处放置个小电容，建议放置一个500pF的小电容即可。

图 2-18. ADC 采集电路设计



$f_{ADC} = 28\text{MHz}$ 时，输入阻抗和采样周期关系如下，为了获得较好的转换结果，使用过程中，建议尽量降低 $f_{ADC}$ 的频率，采样周期尽量选较大的值，外部电路设计时也尽量减小输入阻抗，必要时采用运放跟随来降低输入阻抗。

表 2-3.  $f_{ADC}=28\text{MHz}$  采样周期与外部输入阻抗关系


$T_s$ (cycles)	$t_s$ (us)	$R_{AIN\ max}$ (k $\Omega$ )
1.5	0.05	0.88
7.5	0.27	6.40
13.5	0.48	11.92
28.5	1.02	25.72
41.5	1.48	37.68
55.5	1.98	50.56

$T_s$ (cycles)	$t_s$ (us)	$R_{AIN\ max}$ (k $\Omega$ )
71.5	2.55	65.29
239.5	8.55	219.86

### 2.5.3. Standby 模式唤醒电路

GD32E23x系列支持三种低功耗模式，分别为睡眠模式，深度睡眠模式和待机模式，其中功耗最低的是Standby待机模式，此低功耗模式需要的唤醒时间也是最长的。从Standby模式唤醒可通过WKUP引脚上升沿唤醒，共计4个WKUP引脚，此时无需配置对应GPIO，仅需配置PMU\_CS寄存器里的WUPENx位即可。对应WKUP唤醒引脚参考电路设计如下：

图 2-19. 推荐 Standby 外部唤醒引脚电路设计



**注意：**该模式在电路设计时需要注意，WKUP引脚至VDD间如果有串电阻，可能会增加额外的功耗。

## 2.6. 下载调试电路

GD32E23x系列内核只支持SWD调试接口，不支持JTAG接口。SWD接口标准为5针接口，其中2根信号接口。

**注意：**复位后，调试相关端口为输入PU/PD模式，其中：


PA13: SWDIO为上拉模式；

PA14: SWCLK为下拉模式。

表 2-4. SWD 下载调试接口分配

备用功能	GPIO 端口
SWDIO	PA13
SWCLK	PA14

图 2-20. 推荐 SWD 接线参考设计



有以下几种方式可以提高SWD下载调试通信的可靠性，增强下载调试的抗干扰能力。

1. 缩短SWD两个信号线长度，最好15cm以内；
2. 将SWD两根线和GND线编个麻花，缠在一起；
3. 在SWD两根信号线对地各并几十pF小电容；
4. SWD两根信号线任意IO串入100Ω~1kΩ电阻。

## 2.7. 参考原理图设计

图 2-21. GD32E230xx / GD32E235xx 推荐参考原理图设计





图2-22. GD32E232xx推荐参考原理图设计



### 3. PCB Layout 设计


为增强MCU的功能稳定性及EMC性能，不仅需要考虑到配套外围元器件性能，在PCB Layout上也至关重要。另外，在条件允许的情况下，尽量选用有独立GND层和独立电源层的PCB设计方案，这样可以提供更好的EMC性能。如果条件不允许的情况下，无法提供独立的GND层和电源层，那也需要保证有一个良好的供电和接地设计，如尽量使得MCU下方GND平面的完整性，具有EPAD的封装，PCB Layout建议EPAD接地等。

在有大功率或可产生强干扰的应用下，需要考虑将MCU远离这些强干扰源。

#### 3.1. 电源去耦电容

GD32E23x系列电源有VDD、VDDA、VREF等供电脚，100nF去耦电容采用陶瓷MLCC即可，且需要保证位置尽可能地靠近电源引脚。电源走线要尽量使得经过电容后再到达MCU电源引脚，建议可通过靠近电容PAD处打Via的形式Layout。


图 3-1. 推荐电源引脚去耦 Layout 设计



#### 3.2. 时钟电路

GD32E23x系列时钟有HXTAL和LXTAL，要求时钟电路（包括晶体或晶振及电容等）靠近MCU时钟引脚放置，且尽量时钟走线由GND包裹起来。

图 3-2. 推荐时钟引脚 Layout 设计（无源晶体）




注意：

1. 晶体尽量靠近MCU时钟Pin，匹配电容等尽量靠近晶体；
2. 整个电路尽量与MCU在同层，走线尽量不要穿层；
3. 时钟电路PCB区域尽量禁空，不走任何与时钟无关走线；
4. 大功率、强干扰风险器件及高速走线尽量远离时钟晶体电路；
5. 时钟线进行包地处理，以起到屏蔽效果。

### 3.3. 复位电路

NRST走线PCB Layout参考如下：

图 3-3. 推荐 NRST 走线 Layout 设计



注意：复位电路阻容等尽可能地靠近MCU NRST引脚，且NRST走线尽量远离强干扰风险器件及高速走线等，条件允许的话，最好将NRST走线做包地处理，以起到更好的屏蔽效果。



## 4. 封装说明

GD32E230xx系列共有7种封装形式，分别为TSSOP20、LGA20、QFN28、QFN32、QFN48、LQFP32和LQFP48；

GD32E232xx系列共有2种封装形式，分别为QFN24和QFN32(4x4)；

GD32E235xx系列共有7种封装形式，分别为TSSOP20、LGA20、QFN28、QFN32、QFN48、LQFP32和LQFP48。

表 4-1. 封装型号说明

产品型号	封装
GD32E230FxPx	TSSOP20(6.5x4.4, 0.65 pitch)
GD32E230ExPx	TSSOP24(7.8x6.4, 0.65 pitch)
GD32E230FxFV6	LGA20(3x3, 0.5 pitch)
GD32E230GxUx	QFN28(4x4, 0.4 pitch)
GD32E230KxUx	QFN32(5x5, 0.5 pitch)
GD32E230CxU6	QFN48(7x7, 0.5 pitch)
GD32E230KxT6	LQFP32(7x7, 0.8 pitch)
GD32E230CxTx	LQFP48(7x7, 0.5 pitch)
GD32E232ExU7	QFN24(3x3, 0.4 pitch)
GD32E232KxQ7	QFN32(4x4, 0.4 pitch)
GD32E235FxP6	TSSOP20(6.5x4.4, 0.65 pitch)
GD32E235FxFV6	LGA20(3x3, 0.5 pitch)
GD32E235GxU6	QFN28(4x4, 0.4 pitch)
GD32E235KxU6	QFN32(5x5, 0.5 pitch)
GD32E235CxO6	QFN48(7x7, 0.5 pitch)
GD32E235KxT6	LQFP32(7x7, 0.8 pitch)
GD32E235CxTx	LQFP48(7x7, 0.5 pitch)

(尺寸单位为毫米mm)

## 5. 版本历史

表 5-1. 版本历史

版本号.	说明	日期
1.0	首次发布	2022 年 9 月 23 日
1.1	1. 更新 2.1.4 章节, 提供所有封装供电设计图, 说明相关引脚在芯片内部连接情况 2. 更新 2.7 章节参考原理图设计电源去耦电容组合	2023 年 6 月 21 日
1.2	1. 添加 GD32E230CxU6 QFN48 相关内容 2. 添加 GD32E235xx 相关内容	2024 年 4 月 18 日
1.3	1. 细化电源检测及复位相关内容, 增加 2.2 节。	2024 年 12 月 15 日

## Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the "Product"), is owned by the Company under the intellectual property laws and treaties of the People's Republic of China and other jurisdictions worldwide. The Company reserves all rights under such laws and treaties and does not grant any license under its patents, copyrights, trademarks, or other intellectual property rights. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

The Company makes no warranty of any kind, express or implied, with regard to this document or any Product, including, but not limited to, the implied warranties of merchantability and fitness for a particular purpose. The Company does not assume any liability arising out of the application or use of any Product described in this document. Any information provided in this document is provided only for reference purposes. It is the responsibility of the user of this document to properly design, program, and test the functionality and safety of any application made of this information and any resulting product. Except for customized products which has been expressly identified in the applicable agreement, the Products are designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only. The Products are not designed, intended, or authorized for use as components in systems designed or intended for the operation of weapons, weapons systems, nuclear installations, atomic energy control instruments, combustion control instruments, airplane or spaceship instruments, transportation instruments, traffic signal instruments, life-support devices or systems, other medical devices or systems (including resuscitation equipment and surgical implants), pollution control or hazardous substances management, or other uses where the failure of the device or Product could cause personal injury, death, property or environmental damage ("Unintended Uses"). Customers shall take any and all actions to ensure using and selling the Products in accordance with the applicable laws and regulations. The Company is not liable, in whole or in part, and customers shall and hereby do release the Company as well as its suppliers and/or distributors from any claim, damage, or other liability arising from or related to all Unintended Uses of the Products. Customers shall indemnify and hold the Company as well as its suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Products.

Information in this document is provided solely in connection with the Products. The Company reserves the right to make changes, corrections, modifications or improvements to this document and Products and services described herein at any time, without notice.